This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03254133 A

(43) Date of publication of application: 13.11.91

(51) Int. Ci

H01L 21/339 H01L 27/148 H01L 29/796 H04N 5/335

(21) Application number: 02052494

(22) Date of filing: 02.03.90

(71) Applicant:

MATSUSHITA ELECTRON CORP

(72) Inventor:

OISHI HIROSHI

KURIYAMA TOSHIHIRO


(54) ELECTRIC CHARGE DETECTOR

(57) Abstract:

PURPOSE: To reduce a fluctuation of a threshold value for doing without any adjustments of a reference voltage to be applied to a gate of a transistor by using a surface channel-type MOS transistor as a signal charge

CONSTITUTION: On one and the same semiconductor substrate, a signal charge transfer section, a signal charge detector and a signal charge discharger are installed. At this time, the signal charge detector is made up of a surface channel-type MOS transistor. The surface channel-type MOS transistor is a p-type silicon substrate 1 on which an n-type area 2 and an n-type area 3 are formed as a source A and a drain C respectively with a p-type threshold value control area 4 formed between the source and the drain on the surface of the silicon substrate 1. Gate electrodes 6 are formed as gates B and D above the threshold value control area 4 and an n-type buried channel 5 which is connected to the n-type area 2 working as the source A. Consequently, a fluctuating of a threshold value of the transistor functioning as the signal charge detector gets smaller, resulting in no requirement of adjustments of a

reference voltage to be applied to the gate B.



⑩日本国特許庁(JP)

① 特許出願公開

⑩公開特許公報(A) 平3-254133

⑤Int. Cl. 5

識別記号

庁内整理番号

43公開 平成3年(1991)11月13日

H 01 L 21/339 27/148

29/796 5/335

E 8838 - 5C8122-5F

H 01 L 29/76

CB 3 0 1

8122-5F

審査請求 未請求 請求項の数 1

大阪府門真市大字門真1006番地 松下電子工業株式会社内

(全4頁)

60発明の名称

H 04 N

電荷検出装置

20特 願 平2-52494

223出 願 平2(1990)3月2日

個発 明 者

石 大

浩

大阪府門真市大字門真1006番地 松下電子工業株式会社内

@発 明 者 栗 Ш 俊 寬 の出 願 松下電子工業株式会社 人

大阪府門真市大字門真1006番地

理人 倒代

袭弘 弁理士 森本

1 発明の名称

電荷検出装置

特許請求の範囲

同一半導体基板上に、個号電荷転送部と、 信号電荷検出部と、信号電荷排出部とが構成さ れてなる電荷検出装置であって、上記信号電荷 検出部を表面チャネル型MOSトランジスタで 構成した電荷検出装置。

発明の詳細な説明

産業上の利用分野

本発明は、固体損像装置に用いることができる 電荷検出装置に関するものである。

従来の技術

近年、固体投像装置の実用化に伴なって電荷検 出装置に対する要求が多くなってきている。たと えば、電荷検出装置のリセットトランジスタに加 えるリセットパルスの基準電位の無調整化もその 一つである。

従来技術では、リセットトランジスタに、埋込

み型チャネルを使い、しきい値の変動に対して、 それに応じてゲートに印加する基準電位を調整す るようにしていた。

以下、図面を参照しながら従来の電荷検出装置 について説明する。

第2図は、従来の電荷検出装置のリセットトラ ンジスタの断面図を示すものである。

第2図において、11はp型シリコン基板、12は 埋込みチャネルを形成する n 型領域、13 はソース 部を形成するD型領域、14 はドレイン部を形成す るロ型領域、15はゲート電極である。

以上のように構成された電荷検出装置のリセッ トトランジスタの動作について、第3図に基づき 説明する。

第3図において、Aはソース部、Bはリセット トランジスタのゲート部、Cはドレイン部、Dは アウトブットゲート部を示している(第2図も同 様である)。なお、第3図(a)は、リセットトラン ジスタのゲートがオフ状態のときを示し、第 3 図 (b)ではオン状態になったときを示している。

まず、第3図(a)に示すように、リセットトランジスタのゲート部Bがオフ状態のとさ、アウトブットゲート部Dから流れてきたキャリヤは、ソース部Aに容積される。

次に、第3図(b)に示すように、リセットトランンスタのゲートのおおなったとりでは、リセットとさいなったとないなったとないのがある。また、リセックを強いた。からは、アンジスをでいる。ないので、からない。ないないないない。ないないないない。ないないになってない。ないになってない。ないになってない。ないになってない。ないになってない。ないになってない。

発明が深決しようとする課題

しかしながら、上配従来の构成によると、リセ ットトランジスタのゲート部Bの不独物分布およ びゲート酸化膜厚のわずかな変化に対して、しき

いりセットトランジスタを有する冠荷族出装置を 提供することを目的とする。

課題を解決するための手段

上記課題を探決するため、本発明の包荷後出装置は、同一半事体基板上に、倡号電荷伝送部と、倡号電荷検出部とが収成されてなる電荷検出装置であって、上配個号電荷検出部を表面チャネル型MOSトランジスタで構成したものである。

作用

上記の构成によると、個号は荷検出部としての リセットトランジスタのしきい値の変励が少なく なり、ゲートに印加する基単は圧の調盛をする必 要がなくなる。

実施例

以下、本発明の一実施例を図面に基づき説明する。

第1図は、同一半羽体基板上に、伯号電荷伝送部と、伯号電荷検出部と、伯号電荷排出部とが构成されてなる電荷検出装置の上配佰号電荷検出部

い値は圧が大きく変励する。たとえば、ロ型埋込 みチャネルを形成するための住入員が10%減少す れば、しきい値電圧は-7 から-5.5 V になり、 的 L5V 減少する。同様に住入口が10%増加すれ は、約1.5V増加することになる。結局、しきい位 以圧は-7Vを中心に約3 Vの億囲で変砂すること になる。一方、リセットトランジスタのゲート部 Bに加わるパルスは5V振幅であり、リセットト ランジスタのソース部が約3 V変化すると仮定す ると、このリセットトランジスタは、基準以圧を 固定しておくと、正確にオン、オフしない状態に 陥ってしまうことがある。このため、外部から、 リセットトランジスタのゲート部Bに印加する基 趣以圧を、しきい値取圧の変動を吸収するように、 それぞれのしきい値冠圧に対して設定しなければ ならないという問題を有していた。

そこで、本発明は上記問題に低み、リセットトランジスタのゲート部の不蚀物分布やゲート酸化 関厚の製造過程でのプロセスパラメータの要因による変励に対して、しきい値が相対的に変励しな

の断面図である。

すなわち、配荷検出装置の倡号を荷検出部としては、表面チャネル型MOSトランジスタという)が用いられている。
したっトトランジスタという)が用いられている。
したっトトランジスタは、p型シリコンが下れるとしてのn型領域2が形成されるとしてのn型領域3が形成されたものであるとしまい値制御領域4、およびソースをのとしまい値制御領域4、およびソースをのとしまい値制御領域4、およびソースをのとしまい値制御領域4、およびソースをのとしまい値制御領域4、およびソースをのとしたのが一トの極6が形成されている。

次に、上記電荷検出装置の駆動方法を第3図に 基づき脱明する。なお、第3図(a)はリセットトラ ンジスタのゲート部Bがオフ状態で、ソース部A に軽荷が容積されている状態を示し、第3段(b)はゲ ート部Bがオン状態となり、ソース部Aの電荷が 全てドレイン部Cに流れ込んでいる状態を示して いる。 まず、第3図(a)に示すように、リセットトランジスタのゲート部Bがオフ状態のとき、アウトブットゲート部Dから流れてきたキャリヤはソース部Aに審視される。

この場合、リセットトランジスタのソース部Aに配荷が最大に蓄積されたときのA点での電位をa(M、またリセットトランジスタのしきい値電圧をVT(Mとすると、ゲート部Bに印加する電圧b(M)はb(M)<{a(M)-VT(M)}となる。

次に、第3図(b)に示すように、リセットトランジスタのゲート部Bがオン状態になったとき、ソース部Aに蓄積されたキャリヤは、リセットトランジスタのゲート部Bを通って、ドレイン部Cに流れ込む。この場合、ソース部Aに電荷が存在しないときのA点での電位をd(V)とすると、ゲート部Bに印加する地圧e(V)>(d(V)+ Vr(V))となる。

とこで、 表面チャネル型MOS (E型および D型) のしきい値電圧は、 − 0.5V ~ 1V の範囲内にあるので、たとえばゲートがオフ状態のとき、ソ

効果が得られる。また、上記実施例では、電荷検 出部をPN接合によって形成したが、フローティ ングゲート構造で形成させても同様の効果が得ら れる。

発明の効果

以上のように、本発明の構成によれば、電荷検出装置の信号電荷検出部として表面チャネル型MOSトランジスタを用いたので、製造過程の変動に対する不純物分布やゲート酸化膜厚のずれによるしまい値の変動をなくし、トランジスタのゲート部に印加する基準電圧を一定にすることができる。

▲ 図面の簡単な説明

第1 図は本発明の一実施例における配荷検出装置のリセットトランジスタの断面図、第2 図は従来の電荷検出装置のリセットトランジスタの断面図、第3 図(a)および(b)はリセットトランジスタの動作を説明するための配位分布図である。

1 … p 型 シ リ コ ン 基 板 、 2 . 3 … n 型 領 城 、 4 … p 型 し き い 値 制 御 領 域 、 5 … n 型 埋 込 み チ ャ ース部Aの配位 a (Mが 14V ~ 12V であるとすると、ゲート部Bに印加する配圧 b (M) は約 11 V 以下にすればよく、またゲートがオン状態のとき、ソース部Aの配位 d (M) は 14V であるので、ゲート部Bに印加する電圧 e (M) は約 15V 以上にすればよい。

結局、リセットトランジスタのゲートに印加する軍位のオン状態とオフ状態のときの差を 5 V以内にすれば、正常に動作することになる。


従来技術と比較すれば、リセットトランジスタのゲート部 B に印加する電圧はオン状態のとき、1 例として従来技術では 10V ~ 15V であったのが、本発明によれば 15V ± 1V となる。


このように、リセットトランジスタを表面チャネル型MOS構造にすることにより、リセットトランジスタのゲートに加えるパルスの振幅を5Vにした状態で、基準電圧を無調整化することができる。

なお、上記実施例ではp型シリコン基板上にリセットトランジスタを形成させたが、n型シリコン基板に形成されたp型ウェルの場合でも同様の

ネル、 6 …ゲート電極、 A …ソース部、 B …ゲート部、 C … ドレイン部。


代理人 森本義弘





- 1 ··· P型シリコン基板
- 2,3 … n型領域
- 4 ··· P型 1.3 ··· 值制御領域
- 5…り里埋込みチャナル・
- 1…ゲート電径・
- A …ソース部
- B -- ゲート部
- С…ドレノン部





(ð)

